SMK INDUSTRI AL KAAFFAH TKJ: kumpulan teknologi prosesor

kumpulan teknologi prosesor

Rabu, 12 November 2014 di 05.00 Diposting oleh Unknown 0 Comments

Nama : fajrul fallah

Guru : Sutrisno

KELAS : X TKJ

Abstrak : berikut ini adalah kumpulan teknologi prosesor.

TEKNOLOGI MMX

http://1.bp.blogspot.com/--6_CCChpooU/T9QkbfJSE4I/AAAAAAAAAJU/WVvFxT_zJgU/s1600/pentium-mmx.jpg

Pada 8 Januari 1997 Intel corp memperkenalkan MMX Pentium untuk aplikasi prosesor sinyal digital, yang juga mencakup grafik secara efisien, audio dan video. MMX(Matrix Math EXtension /multiple math extension) adalah trade marked (cap /merk dagang ) intel yang mengandung pengertian atas peningkatan kemampuan mikroprosesor dalam kompresi video, manipulasigambar , enkripsi , pemrosesan input/output. Dengan penambahan teknologi MMX, sebuah mikroprosesor mampu melakukan pengolahan data secara paralel karena memiliki tambahan 57 instruksi baru. Jadi mikroprosesor yang diganti dengan teknologi MMX dapat berjalan pada perangkat lunak 16 bit dan 32 bit. Tujuannya untuk memperbaiki kinerja mikroprosesor, dan meningkatkan kualitas aplikasi multimedia dan komunikasi (internet).

Intel Corp. sudah menyiapkan platform yang terbaik dalam arsitektur prosesor Pentium agar dimungkinkan untuk penambahan teknologi MMX. Dengan teknologi MMX akan terbuka masuknya aplikasi multimedia ke dalam mainstream komputer dan akan menyediakan lebih banyak fungsi pada PC standar.

Dengan teknologi MMX dimungkinkan untuk melaksanakan pengolahan data yang lebih simultan dan real time. Karena itu MMX dapat menjalankan audio dengan multi saluran, video dengan animasi kualitas tinggi, dan komunikasi melalui internet pada aplikasi yang sama.
Mikroprosesor dengan teknologi MMX mempunyai memori cache, 32 kilobyte, dua kali lebih besar dari pada mikroprosesor non MMX. Karena menggunakan teknologi CMOS yang baru, tegangan catu yang diperlukan juga lebih rendah. Sehingga lebih efisien, Pada level yang sama, misalnya 166 mhz, mikroprosesor MMX mempunyai kinerja yang lebih baik, rata-rata 10 sampai 15 persen, dibandingkan dengan prosesor non MMX. Selain itu mikroprosesor MMX juga lebih cepat 1,5 sampai 2 kali dari pada yang biasa.

Mikroprosessor yang menggunakanteknologi MMX:

· Pentium with MMX technology

Cara kerja / system kerja MMX:

Satuan /besaran MMX :

· Kilo byte

TEKNOLOGI SSE

Kepanjangan dan pengertian dari teknologi sse=

· Streaming SAMD ( single instructiaon multiple data ) extension . adalah tambahan instruksi mikroprosessor yang dibuat oleh intel corporation yang di perkenalkan pada bulan februari 1999 saat intel merilis Pentium III.

Mikroprosessor yang menggunakan teknologi sse:

· Intel Pentium III.

Cara kerja / system kerja sse:

Misalkan ingin mengubah jelas-tidaknya (gelap-terangnya) suatu gambar yang tampil pada layar monitor, salah satu caranya adalah mengatur/mengubah nilai brightness-nya. Pengubahan nilai brightness, berarti melibatkan pengubahan nilai tiga warna dasar, yaitu merah, hijau, dan biru, karena warna gambar pada layar monitor selalu ditentukan oleh porsi perpaduan ketiga warna ini.

Nilai ketiga warna tersebut akan dibaca dari memori. Nilai-nilai inilah yang akan diubah, ditambah atau dikurangi, sehingga diperoleh nilai baru yang kemudian ditulis balik ke memori. Karena gambar ini disusun dari pixel, tentu datanya akan berjumlah banyak berbentuk matriks atau vektor.

Prosesor SIMD akan menganggap data tadi satu blok. Prosesor SIMD akan memanggil sejumlah data (satu blok data tadi) hanya dalam sekali instruksi. Cara semacam ini dapat mengurangi waktu pemanggilan, dan lebih efisien dibandingkan harus memanggil satu per satu dengan instruksi berkali-kali secara berseri (individual) dari data yang ada, seperti ditunjukkan oleh desain prosesor tradisional. Perhatikan pula dua contoh berikut:

o Cara pertama: Pemanggilan/instruksi berkali-kali secara seri, misalnya “Ambillah data pixel ini, kemudian data pixel itu, kemudian data pixel berikutnya”

o Cara kedua: Dengan menggunakan prosesor SIMD, pemanggilan ini akan dilakukan dengan instruksi tunggal, yaitu “Ambillah kumpulan pixel-pixel itu”. Kata kumpulan ini menyatakan variasi dari sekumpulan data ke sekumpulan data lagi.

Cara yang kedua dapat mengurangi waktu pemanggilan (hemat waktu) dibandingkan cara pertama.

Set-set instruksi umumnya terdiri satu set penuh dari instruksi-instruksi vektor, seperti perkalian, invers, dan lainnya. Hal ini sangat berguna, khususnya untuk pemrosesan grafik tiga dimensi.

Satuan / besaran sse:

· Bit

· Pengertian FSB

· FSB (Front Side Bus) yang sering juga disebut sebagai system bus adalah jalur (bus) yang secara fisik menghubungkan prosesor dengan chipset northbridge pada motherboard. Jalur ini sebagai tempat lintasan data/informasi yang diwujudkan dalam bentuk sinyal-sinyal elektronis. Jalur ini merupakan jalur dua arah, artinya aliran data/informasi bisa berjalan dari prosesor menuju motherboard atau sebaliknya. FSB juga menghubungkan processor dengan memori utama.

· Bandwidth maksimum FSB ditentukan lebar FSB (wide FSB), frekuensi FSB, dan jumlah transfer per detik (transfer/tick). Misalkan lebar FSB 32 bit (setara 4 byte) dengan frekuensi 200 MHz dan 4 transfer per detik. Bandwith maksimumnya adalah:

· Lebar FSB x frekuensi FSB x jumlah transfer per detik

· = 4 x 200 x 4

· = 3200 Mega Byte perdetik

· Maknanya adalah jumlah data maksimum yang bisa dialirkan oleh FSB adalah 3200 MB per detik. Makin besar bandwidth FSB makin cepat komputer bekerja. Namun, hal ini juga bergantung pada kemampuan komponen-komponen lain dalam mendukung kerja komputer (prosesor), misalnya cache memory, memori utama, teknologi-teknologi lain yang terkandung dalam prosesor itu sendiri.

Bandwidth adalah jumlah data maksimum yang dapat dipindahkan dalam satuan waktu tertentu. Biasanya diukur dengan satuan byte per detik, bit per detik atau tingkatan satuan yang lebih besar, misalnya mega byte per detik, giga bit per detik. Satuan ini tergantung besar data atau sesuai keperluan pemakai/ penghitungnya.

· Kemampuan transfer per detik yang dimiliki FSB tergantung teknologi yang digunakan pada prosesor tersebut. Misalnya teknologi GTL+ mampu melakukan 2 transfer per detik, EV6 melakukan 4 transfer per detik, sedangkan teknologi AGTL+ mampu mencapai 8 transfer per detik.

· FSB merupakan ‘tulang punggung’ hubungan antara prosesor dengan chipset pada motherboard, karena melalui FSB inilah keduanya saling mengirim dan menerima data/informasi. Melalui system bus chipset berhubungan ke komponen lain yang terhubung pada motherboard. FSB digunakan untuk mengomunikasikan antara motherboard dengan komponen lainnya.

· Patut dicatat bahwa semua sistem bus (PCI, AGP, memory) pada motherboard terhubung ke chipset, sehingga dapat dikatakan bahwa chipset menjadi titik sentral koneksi sistem bus pada motherboard. Dengan demikian tidaklah salah bila disebutkan bahwa FSB menghubungkan prosesor dengan komponen (device) lain dalam satu sistem komputer melalui chipset yang ada pada motherboard.

FSB merupakan jalur penghubung antara prosesor dengan memori utama, juga penghubung antara prosesor dengan chipset (northbridge) pada motherboard.

· Kecepatan bus AGP, PCI, ISA, dan memori, berbeda-beda seperti diilustrasikan pada gambar 2.

· Translate

·         Intel 64

Intel 64 adalah implementasi Intel x86-64. Hal ini digunakan dalam versi yang lebih baru dari Pentium 4, Celeron, Celeron D, Xeon dan prosesor Pentium Dual-Core, Atom 230, 330, D410, D425, D510, D525, N450, N455, N470, N475, N550, N570, N2600 dan N2800 dan di semua versi dari Pentium Extreme Edition, core 2, core i7, core i5, dan prosesor core i3.
Sejarah Intel 64

Secara historis, AMD telah dikembangkan dan diproduksi prosesor dengan instruksi set berpola setelah desain asli Intel, tetapi dengan x86-64, peran terbalik: Intel menemukan dirinya dalam posisi mengadopsi ISA yang telah menciptakan AMD sebagai ekstensi untuk sendiri garis prosesor x86 Intel .

Proyek Intel awalnya dengan nama kode Yamhill (setelah Sungai Yamhill di Oregon Willamette Valley). Setelah beberapa tahun menyangkal keberadaannya, Intel mengumumkan pada Februari 2004 IDF bahwa proyek itu memang berlangsung. Ketua Intel pada saat itu, Craig Barrett, mengakui bahwa ini adalah salah satu yang terburuk menyimpan rahasia mereka. [26] [27]

Nama Intel untuk set instruksi ini telah berubah beberapa kali. Nama yang digunakan di IDF adalah CT (mungkin untuk Clackamas Teknologi, codename lain dari sungai Oregon); dalam beberapa minggu mereka mulai menyebutnya sebagai IA-32e (untuk IA-32 ekstensi) dan Maret 2004 meluncurkan "resmi" nama EM64T (Extended Memory 64 Technology). Pada akhir tahun 2006 Intel mulai bukan menggunakan nama Intel 64 untuk pelaksanaannya, paralel menggunakan AMD dari nama AMD64. [28]
Intel 64 implementasi

Prosesor pertama yang mengimplementasikan Intel 64 adalah Nocona multi-socket prosesor Xeon kode nama pada bulan Juni 2004. Sebaliknya, chip Prescott awal (Februari 2004) tidak mengaktifkan fitur ini. Intel kemudian mulai menjual Intel 64-enabled 4s Pentium menggunakan revisi E0 inti Prescott, yang dijual di pasar OEM sebagai Pentium 4, Model revisi F. E0 juga menambahkan eXecute Disable (XD) (nama Intel untuk bit NX ) ke Intel 64, dan telah dimasukkan dalam kemudian Xeon saat ini diberi kode nama Irwindale. Peluncuran Intel resmi Intel 64 (di bawah nama EM64T pada waktu itu) dalam prosesor mainstream desktop adalah N0 Melangkah Prescott-2M. Semua CPU seri 9xx, 8xx, 6xx, 5X9, 5x6, 5x1, 3x6, dan 3x1 memiliki Intel 64 diaktifkan, seperti melakukan Core 2 CPU, seperti yang akan masa depan Intel CPU untuk workstation atau server. Intel 64 juga hadir dalam anggota terakhir dari garis Celeron D.

Pertama prosesor mobile Intel menerapkan Intel 64 adalah versi Merom dari Core 2, yang dirilis pada tanggal 27 Juli 2006. Tak satu pun dari sebelumnya CPU notebook Intel (Core Duo, Pentium M, Celeron M, Mobile Pentium 4) mengimplementasikan Intel 64 .

Prosesor berikut menerapkan Intel 64 arsitektur:

     mikroarsitektur NetBurst
         Xeon (semua model sejak "Nocona")
         Celeron (beberapa model sejak "Prescott")
         Pentium 4 (beberapa model sejak "Prescott")
         Pentium D
         Pentium Extreme Edition
     mikroarsitektur Core
         Xeon (semua model sejak "Woodcrest")
         Core 2 (termasuk mobile prosesor karena "Merom")
         Pentium Dual-Core (E2140, E2160, E2180, E2200, E2220, E5200, E5300, E5400, E6300, E6500, T2310, T2330, T2370, T2390, T3200 dan T3400)
         Celeron (Celeron 4x0; Celeron M 5xx, E3200, E3300, E3400)
     atom mikroarsitektur
         200 series (tidak harus bingung dengan seri N200, banyak digunakan di netbook)
         300 seri
         N4xx, seri N5xx
         seri Dxxx
     Nehalem, Sandy Bridge, Ivy Bridge dan Haswell microarchitectures
         core I3
         core i5
         core i7

·         Perbedaan antara AMD64 dan Intel 64

Meskipun hampir identik, ada beberapa perbedaan antara dua set instruksi dalam semantik beberapa instruksi jarang digunakan mesin (atau situasi), yang terutama digunakan untuk pemrograman sistem. [33] Compiler umumnya menghasilkan executable (yaitu kode mesin) yang menghindari perbedaan, setidaknya untuk program aplikasi biasa. Oleh karena itu tujuan ini terutama untuk pengembang compiler, sistem operasi dan sejenisnya, yang harus berurusan dengan instruksi sistem individual dan khusus.
implementasi baru-baru ini

     BSF dan BSR instruksi Intel 64 ini bertindak berbeda dari AMD64 ketika sumber adalah nol dan ukuran operan adalah 32 bit. Prosesor menetapkan nol bendera dan meninggalkan bagian atas 32 bit dari tujuan terdefinisi.
     AMD64 membutuhkan format pembaruan microcode dan kontrol yang berbeda MSRs (register spesifik-model) saat pembaruan Intel 64 alat microcode tidak berubah dari 32-bit hanya prosesor mereka.

·         Intel® 64 arsitektur memberikan komputasi 64-bit dalam desain tertanam bila dikombinasikan dengan software.1 mendukung Intel 64 arsitektur meningkatkan kinerja dengan memungkinkan sistem untuk menangani lebih dari 4 GB dari kedua memori virtual dan fisik.

Intel® 64 memberikan dukungan untuk:

     Ruang alamat virtual 64-bit datar
     64-bit pointer
     Lebar 64-bit register tujuan umum
     64-bit mendukung bilangan bulat
     Sampai satu terabyte (TB) dari ruang alamat Platform

Produk yang dirancang dengan Intel® 64 arsitektur

Intel® Core ™ vPro ™ PC bisnis senjata keluarga prosesor dengan keamanan hardware-dibantu, kemampuan pengelolaan, dan peningkatan kinerja.

Untuk desktop, keluarga prosesor Intel® Core ™ menawarkan cerdas dan tercepat prosesor dari Intel. Beradaptasi dengan kebutuhan pengguna, teknologi di dalam generasi ke-3 Intel® Core ™ keluarga prosesor dirancang untuk secara otomatis menyesuaikan diri dengan pergeseran tuntutan kinerja sekaligus mengurangi konsumsi daya.

Laptop dilengkapi dengan prosesor dari keluarga prosesor Intel® Core ™ memberikan teknologi mobile yang tak tertandingi untuk kinerja-dari cerdas video digital ke game intens untuk menuntut tugas-tugas bisnis.

Intel® Xeon® prosesor kekuatan berbagai multi-core server 64-bit dan workstation. Untuk berbagai infrastruktur, awan, kepadatan tinggi, dan komputasi (HPC) aplikasi kinerja tinggi, prosesor Intel® Xeon® E5 menawarkan serbaguna satu arah dan dua arah 64-bit server multi-core dan workstation. Keluarga prosesor Intel® Xeon® E7 menyediakan performa yang luar biasa dan mission-critical kehandalan kelas untuk aplikasi yang paling menuntut data dan proyek virtualisasi

XD BIT

Execute Disable Bit (XD-Bit) is a system feature that, if
present and enabled, allows the notebook’s processor to
distinguish between bits of code that should be executed
and the ones that cannot be executed because they
pose a threat to the system.
When a malicious worm attempts to insert code into the buffer, the processor disables the code execution, preventing damage or worm propagation. In other words, even if infected code is present on the notebook, as long as the processor does not execute it, the code cannot cause any damage. This process of disabling the code execution is called Data Execution Protection or DEP.

Hyper-threading dan Teknologi XD bit

Hyper-threading

Sebutan resmi untuk teknologi Hyper-threading adalah Hyper-Threading Technology yang disingkat dengan sebutan HTT. Teknologi karya Intel ini merupakan pengembangan dari teknologi Super-threading yang sebelumnya pernah diterapkan di prosesor Xeon (prosesor untuk server). Hyper-threading adalah bentuk inovasi teknologi yang lebih maju, yang menggunakan teknologi simultaneous multithreading (SMT), yang kemudian diterapkan pada beberapa varian prosesor Pentium 4, baik yang versi prosesor desktop maupun mobile Teknologi Hyper-threading ini tidak diterapkan di generasi prosesor Pentium M berbasis core, Merom, Conroe dan Woodcrest.

Perlu pula diketahui, penggunaan teknologi hyper-treading ini ternyata tidak efisien dalam penggunaan energi. Masalah inilah yang menjadi pertimbangan mengapa teknologi hyper-threading ini tidak diterapkan pada prosesor-prosesor baru berbasis core. Teknologi Hyper-threading sendiri dapat digambarkan sebagai berikut:

Sebuah prosesor yang dilengkapi teknologi hyper-threading oleh software ‘Operating system’ dianggap terdiri dari 2 prosesor (2 ‘logical’ processor). Dengan demikian ‘operating system’ dapat bekerja secara simultan di kedua prosesor (‘logical’ prosesor) tersebut. Hal ini mengakibatkan prosesor dapat memproses beberapa pekerjaan (berkas/tugas) sekaligus, sehingga pemrosesan berjalan lebih cepat dan memperpendek waktu kerja.

Boleh juga dikatakan, dengan adanya teknologi Hyper-threading ini memungkinkan sebuah prosesor bekerja seperti ‘dual prosesor’, atau prosesor tunggal dibaca seolah-olah menjadi ganda. Hal ini terjadi karena teknologi ini bekerja dengan cara menggandakan (menduplikasi) bagian/seksi tertentu dari prosesor (menyimpan catatan arsitektur prosesor).

Teknologi hyper-threading mampu meningkatkan performa prosesor hingga 40 %, bahkan ada yang menjelaskan dapat meningkatkan kemampuan proses kerja hingga dua kali lipat. Pihak Intel sendiri menyatakan bahwa kecepatan Pentium 4 Hyper-threading mampu meningkat 30% dibandingkan Pentium 4 non Hyper-threading. Pada beban kerja yang berat, teknologi hyper-threading mampu meningkatkan performa prosesor Pentium 4, yaitu menghasilkan kinerja yang lebih baik/cepat dibandingkan prosesor Pentium 4 tanpa teknologi hyper-threading. Akan tetapi, perbaikan performa ini juga sangat bergantung program aplikasi yang digunakan. Beberapa program justru menurun performanya ketika teknologi Hyper-threading ini diaktifkan. Kadangkala penurunan performa ini bersifat unik di Pentium 4 (bervariasi bergantung nuansa arsitektur prosesornya). Penurunan tersebut sebenarnya bukan sifat/karakteristik simultaneous multithreading.

Perlu diketahui bahwa fungsi hyper-threading ini bisa bekerja optimal bila didukung oleh sistem operasi yang sesuai, misalnya Windows XP. Selain bergantung pada dukungan sistem operasi, juga bergantung pada:

o Dukungan chipset yang digunakan pada motherboard

o Dukungan BIOS untuk mengatur aktif tidaknya fungsi HT dari BIOS

o Dukungan aplikasi software yang digunakan

Teknologi Hyper-Threading adalah teknologi eksklusif milik Intel, tidak dimiliki oleh prosesor-prosesor yang bukan produksi Intel.

XD bit

XD bit adalah kependekan dari eXecute Disable bit, merupakan salah satu fitur teknologi yang terdapat pada prosesor-prosesor canggih masa kini. Misalnya, terdapat pada prosesor desktop dual core seperti Core 2 Duo (yang bernama sandi Conroe maupun Allendale), pada prosesor Core 2 Extreme (yang bernama sandi Conroe XE), dan terdapat pula pada prosesor desktop quad core seperti Core 2 Extreme (yang bernama sandi Kentsfield XE) ataupun pada Core 2 Quad (yang bernama sandi Kentsfield). Pada prosesor-prosesor generasi sebelumnya juga ada yang sudah dilengkapi teknologi XD bit, misalnya pada Pentium M (mobile processor), pada Pentium 4 HT (bernama sandi Prescott, prescott 2M, dan Cedar Mill), pada Pentium D (bernama sandi Smithfield dan Presler), serta pada Pentium Extrem Edition.

XD bit adalah sebuah teknologi yang mampu mengubah memori menjadi bersifat executable atau non executabel (bersifat dapat dieksekusi/terbuka atau tidak dapat dieksekusi/tertutup). Proses pengubahan dilakukan dengan cara memberi ‘tanda’ pada memori. Proses tersebut hanya dapat terjadi dengan bantuan software ‘operating system’, misalnya windows XP. Hal ini juga bermakna, teknologi XD bit tidak berguna tanpa dukungan software (operating system) yang kompatibel (sesuai). Teknologi XD bit dapat menampakan fungsinya bila dikombinasikan dengan ‘operating system yang sesuai’.

Apabila ada kode-kode yang berupaya menjalankan (me- running) memori yang bertanda ‘non executable’, maka secara otomatis prosesor akan memberikan pesan error ke ‘operating system’, sehingga proses running tadi tidak akan terjadi. Fitur ini berguna untuk mencegah serangan beberapa jenis malware seperti virus atau worm yang mencoba memasukinya. Dengan demikian Fitur XD bit dapat menolong/membantu meningkatkan keamanan sistem komputer.

XD bit sebenarnya adalah implementasi/penerapan dari teknologi NX bit (NX = No eXecute). NX bit adalah teknologi yang digunakan oleh prosesor untuk memisahkan sebagian area memori untuk tempat penyimpanan lain, misalnya tempat penyimpanan data. Bagian memori ini diberi tanda (atribut NX) yang berarti hanya dapat digunakan untuk penyimpanan data. Instruksi-instruksi prosesor tidak bisa menempati bagian memori tersebut dan tidak dapat mengeksekusinya. Hal ini merupakan teknik umum yang dikenal dengan sebutan ‘proteksi ruang .executable’ (executable space protection). Malware biasanya menyisipkan/menyusupkan kode-kodenya ke program-program di ruang/area penyimpanan data, kemudian me-running-nya dari dalam ruang simpan data tadi. Dengan adanya teknologi NX bit, aktivitas malware tadi dapat dicegah atau diantisipasi.

Fitur NX bit umumnya ditemukan pada prosesor-prosesor ‘arsitektur Havard’. Namun, kemudian teknologi NX bit ini juga ditemukan digunakan untuk tujuan pengamanan di prosesor-prosesor konvensional ‘arsitektur von Neumann’. Pihak Intel menggunakan teknologi NX bit pada produk prosesor-prosesornya, dan teknologi tersebut diberi nama XD bit. Pihak AMD menggunakan NX bit ini dengan nama AMD’s NX bit. Baik XD bit maupun AMD’s NX bit mempunyai fungsi yang sama, hanya berbeda dalam nama

NX bit, yang merupakan singkatan dari No-eXecute, adalah teknologi yang digunakan dalam CPU untuk memisahkan daerah memori untuk digunakan baik oleh penyimpanan prosesor instruksi (code) atau untuk penyimpanan data, fitur yang biasanya hanya ditemukan di prosesor arsitektur Harvard. Namun, bit NX sedang semakin digunakan dalam prosesor arsitektur von Neumann konvensional, untuk alasan keamanan.

Sebuah sistem operasi dengan dukungan untuk bit NX mungkin menandai daerah-daerah tertentu memori non-eksekusi. Prosesor kemudian akan menolak untuk mengeksekusi kode yang berada di daerah-daerah memori. Teknik umum, dikenal sebagai perlindungan ruang eksekusi, digunakan untuk mencegah beberapa jenis perangkat lunak berbahaya dari mengambil alih komputer dengan memasukkan kode mereka ke daerah penyimpanan data program lain dan menjalankan kode mereka sendiri dari dalam bagian ini; ini dikenal sebagai serangan buffer overflow.

Intel memasarkan fitur sebagai bit XD, untuk eXecute Nonaktifkan. AMD menggunakan Virus Protection istilah pemasaran Ditingkatkan. Arsitektur ARM mengacu pada fitur sebagai XN untuk eXecute pernah; diperkenalkan pada ARM v6. [1]

SSE 3

SSE3 diperkenalkan pada bulan Februari 2004, bersamaan dengan diperkenalkannya Pentium 4 Prescott. SSE3 terdiri atas 13 instruksi SIMD baru yang digunakan untuk membantu pemrosesan matematika yang kompleks, grafik, proses pengodean video, serta sinkronisasi thread.

Microprosessor yang menggunakan teknologi tersebut?

SSE3 merupakan SSE3, Streaming SIMD Extensions 3, juga yang dikenal dengan Intel kode nama Prescott New Instructions (PNI), merupakan iterasi ketiga dari SSE set instruksi untuk IA-32 (x86) arsitektur.Intel memperkenalkan SSE3 pada awal tahun 2004 dengan revisi Prescott dari mereka Pentium 4 CPU. Pada April 2005, AMD memperkenalkan subset dari SSE3 dalam revisi E (Venice dan San Diego) mereka Athlon 64 CPU.

System kerja SSE 3?

MMX, SSE, SSE2, SSE3 & SSSE3

Pada awalnya, istilah MMX dikabarkan merupakan kependekan dari MultiMedia eXtension atau Multiple Math atau Matrix Math eXtension. Namun pihak Intel secara resmi menolak pengertian tersebut, dan mengatakan bahwa MMX bukan singkatan apapun juga. MMX adalah trademarked (cap/merk dagang) Intel, yang mengandung pengertian atas peningkatan prosesor dalam kompresi & dekompresi video, manipulasi gambar, enkripsi, pemrosesan Input/Output.

Teknologi MMX dirancang dan dipatenkan oleh Intel Corporation. Diperkenalkan pertama kali pada bulan Januari tahun 1997 yang diterapkan pada prosesor Pentium yang kemudian disebut dengan istilah ‘Pentium with MMX Technology’.

MMX sendiri sebenarnya adalah sekumpulan instruksi SIMD. Dengan penerapan SIMD, memungkinkan chip prosesor mengeksekusi perintah-perintah yang berulang-ulang atau yang paralel secara cepat, terutama ketika prosesor menjalankan perintah yang berhubungan dengan video, audio, grafik, dan animasi. Secara teknis, dijelaskan bahwa ke dalam rancangan teknologi MMX ini, Intel menambahkan delapan register baru ke dalam arsitektur prosesornya. Register tersebut adalah MM0 hingga MM7. Kenyataannya, register baru ini adalah nama lain dari stack register FPU x87 yang sudah ada.

SIMD kependekan dari Single Instruction Multiple Data. Salah satu perusahaan pembuat prosesor yang secara luas telah menerapkan SIMD adalah Intel Corporation. Intel memanfaatkan SIMD ini dalam teknologi MMX, ciptaannya. Teknologi MMX sendiri lebih banyak berperan dalam peningkatan/perbaikan aspek multimedia. Cara kerja SIMD dapat diilustrasikan sebagai berikut:

o Cara pertama: Pemanggilan/instruksi berkali-kali secara seri, misalnya “Ambillah data pixel ini, kemudian data pixel itu, kemudian data pixel berikutnya”

Cara yang kedua dapat mengurangi waktu pemanggilan (hemat waktu) dibandingkan cara pertama.

Set-set instruksi umumnya terdiri satu set penuh dari instruksi-instruksi vektor, seperti perkalian, invers, dan lainnya. Hal ini sangat berguna, khususnya untuk pemrosesan grafik tiga dimensi.

Secara bersamaan, pada saat itu, pesaing Intel yaitu AMD, juga sedang mengembangkan teknologi yang sejenis. Teknologi tersebut diberi nama ‘3Dnow!’. Intel-pun segera mengikuti perkembangan ini. Kurang lebih dua tahun kemudian, Intel menghasilkan teknologi baru yang disebutnya SSE, yang merupakan hasil pengembangan dan penyempurnaan dari teknologi MMX. SSE merupakan set pengembangan yang lebih besar dari instruksi SIMD, dengan dukungan floating point 32 bit dan penambahan set register-register vektor 128 bit, yang memudahkan operasi SIMD dan FPU dalam waktu yang bersamaan.

SSE dikembangkan lagi menjadi SSE2, yang juga mengembangkan instruksi-instruksi MMX sehingga dapat beroperasi pada register XMM 128 bit. SSE dan SSE2 merupakan teknologi eksklusif yang hanya terdapat pada prosesor Intel. Teknologi SSE diterapkan pertama kali pada prosesor Intel Pentium III yang benama sandi Katmai, sehingga sering juga disebut dengan nama Katmai New Instructions (KNI). Keuntungan teknologi ini antara lain:

o Pencapaian resolusi yang lebih tinggi dan kualitas tampilan gambar yang lebih bagus pada software-software grafis.

o Kualitas yang lebih tinggi untuk aplikasi multimedia, seperti encoding dan decoding audio dan video MPEG2.

o Mengurangi beban kerja CPU untuk keperluan speech recognition.

o Meningkatkan akurasi serta respon yang lebih cepat ketika menjalankan aplikasi speech recognition

SSE2 pertama kali diterapkan pada prosesor Pentium 4 yang diperkenalkan pada tahun 2001. Jika pada SSE memiliki 70 instruksi, maka pada SSE2 memiliki tambahan 144 instruksi baru.

Intel terus mengembangkan teknologinya, hingga pada tahun 2004, berhasil menciptakan teknologi SSE3 yang merupakan perkembangan dari SSE2. SSE3 memiliki 13 tambahan instruksi baru, atau dengan kata lain SSE3 memiliki 13 instruksi lebih banyak daripada SSE2. Teknologi SSE3 ini diberi nama sandi Prescott New Instruction (PNI), pertama kali diterapkan dan diperkenalkan pada revisi prosesor Prescott (golongan Pentium 4).

Dan sekarang, SSE3 telah dikembangkan menjadi SSSE3, dan diberi nama sandi Tejas New Instruction (TNI) atau Merom New Instruction (MNI). Teknologi SSSE3 tersebut sudah diterapkan pada prosesor yang menggunakan mikroarsitektur Intel Core, misalnya pada prosesor Intel Xeon 5100 series yang merupakan prosesor kelas server, dan prosesor Intel Core 2 untuk kelas desktop dan mobile. SSSE3 memiliki tambahan 16 instruksi baru yang bersifat diskrit.

Di sisi lain, AMD juga mengembangkan kemampuannya, dan memperkenalkan teknologi Enhanced 3Dnow!, kemudian 3Dnow! Profesional untuk menandingi seri teknologi SSE yang dikeluarkan oleh Intel.

SSE kependekan dari Streaming SIMD Extension

SSE2 kependekan dari Streaming SIMD Extension 2

SSE3 kependekan dari Streaming SIMD Extension 3

SSSE3 kependekan dari Supplemental Streaming SIMD Extension 3

IAMT

Meningkatkan efisiensi dan efektivitas, secara otomatis

Menggunakan kemampuan platform terpadu dan manajemen dan keamanan pihak ketiga aplikasi populer, Intel Active Management Technology (Intel ® AMT) memungkinkan TI atau penyedia layanan yang dikelola untuk lebih menemukan, perbaikan, dan melindungi aset komputasi jaringan mereka. Intel AMT memungkinkan TI atau penyedia layanan berhasil mengelola dan memperbaiki tidak hanya aset mereka PC, tapi workstation dan server entry juga, memanfaatkan infrastruktur yang sama dan alat-alat di seluruh platform untuk konsistensi manajemen. Untuk pengembang tertanam, ini berarti bahwa perangkat dapat didiagnosis dan diperbaiki dari jarak jauh, akhirnya menurunkan TI mendukung biaya. Intel AMT adalah fitur dari prosesor Intel® Core ™ dengan Intel® vPro ™ technology1,2 dan workstation platform berbasis prosesor Intel® Xeon® pilih.
Solusi untuk menantang TI dan masalah sistem cerdas

Tim desain Intel menetapkan bahwa pengelolaan aset yang lebih baik, mengurangi downtime, dan meminimalkan kunjungan meja-sisi yang terbaik diatasi melalui perangkat tambahan arsitektur platform yang, sehingga fitur berikut dan manfaat untuk mendukung kebutuhan tersebut.
Out-of-band akses sistem

Dengan built-in pengelolaan, Intel AMT memungkinkan TI untuk menemukan aset bahkan ketika platform yang didukung off.1,2
Terpencil tips dan pemulihan

Dengan kemampuan manajemen out-of-band, termasuk Keyboard-Video-Mouse (KVM) Remote Control, 3 Intel AMT memungkinkan TI untuk jarak jauh memulihkan dan memulihkan sistem setelah kegagalan OS. Out-of-band sinyal dan event logging juga membantu mengurangi downtime.
Memeriksa keberadaan agen berbasis hardware

Memastikan perlindungan yang lebih baik untuk perusahaan Anda, berbasis hardware agen kehadiran memeriksa secara proaktif mendeteksi ketika agen perangkat lunak yang berjalan. Ketika agen hilang terdeteksi, peringatan dikirim ke konsol manajemen.
Menyiagakan Proaktif

Intel® AMT Sistem Pertahanan Manajer proaktif blok ancaman yang masuk, yang berisi klien yang terinfeksi sebelum mengganggu jaringan dan mengingatkan IT ketika agen perangkat lunak kritis dihapus.
Hardware terpencil dan pelacakan aset perangkat lunak

Intel AMT membantu menjaga perangkat lunak dan perlindungan virus up-to-date di seluruh perusahaan, memungkinkan perangkat lunak pihak ketiga untuk menyimpan nomor versi atau data kebijakan dalam memori non-volatile untuk off-jam pengambilan atau pembaruan.
Kemampuan diperluas

Dengan Intel® vPro ™ Technology modul untuk Microsoft Windows PowerShell *, IT memiliki akses langsung ke Intel AMT dan dapat menggunakan script Windows PowerShell untuk mengambil keuntungan dari fitur yang tidak tersedia di konsol-manajemen contoh yang ada, jarak jauh mengkonfigurasi pengaturan jam alarm.
Meningkatkan efisiensi dan efektivitas

Script Windows PowerShell mengintegrasikan mulus ke alat yang ada, memungkinkan TI untuk dengan cepat dan mudah mengeksekusi Intel AMT perintah pada Intel vPro berbasis klien mereka dikelola dan workstation dan server masuk Intel AMT-mampu

QPI

Intel QuickPath Interconnect (QPI) [1] [2] adalah prosesor interkoneksi point-to-point yang dikembangkan oleh Intel yang menggantikan front-side bus (FSB) di Xeon, Itanium, dan platform desktop yang tertentu sejak tahun 2008. Sebelum pengumuman nama-, Intel menyebutnya sebagai common System Interface (CSI). [3] inkarnasi sebelumnya dikenal sebagai Yet Another Protocol (YAP) dan YAP +.

QPI 1.1 adalah versi dirubah secara signifikan diperkenalkan dengan Sandy Bridge-EP (platform Romley). [4]

isi

     1 Latar Belakang
     2 Implementasi
     3 spesifikasi Frekuensi
     4 lapisan Protokol
     5 Lihat juga
     6 Referensi
     7 Pranala luar

latar belakang

Meskipun kadang-kadang disebut "bus", QPI adalah interkoneksi point-to-point. Ini dirancang untuk bersaing dengan HyperTransport yang telah digunakan oleh Advanced Micro Devices (AMD) sejak sekitar tahun 2003. [5] [6] Intel mengembangkan QPI di perusahaan Massachusetts Microprocessor Design Center (MMDC) oleh anggota dari apa yang telah Development Group Alpha , yang Intel telah mengakuisisi dari Compaq dan HP dan pada gilirannya berasal dari Digital Equipment Corporation (DEC). [7] pengembangannya telah dilaporkan sedini 2004. [8]

Intel pertama disampaikan untuk prosesor desktop pada bulan November 2008 tentang Intel Core i7-9xx dan X58 chipset. Film ini dirilis pada prosesor Xeon kode nama Nehalem pada Maret 2009 dan prosesor Itanium pada bulan Februari 2010 (kode bernama Tukwila). [9]
implementasi

QPI merupakan elemen dari arsitektur sistem yang Intel menyebut arsitektur QuickPath yang mengimplementasikan apa yang disebut Intel QuickPath teknologi. [10] Dalam bentuk yang paling sederhana pada motherboard prosesor tunggal, seorang QPI tunggal digunakan untuk menghubungkan prosesor ke Hub IO (misalnya, untuk menghubungkan prosesor Intel Core i7 ke X58). Dalam kasus yang lebih kompleks arsitektur, terpisah pasangan Link QPI menghubungkan satu atau lebih prosesor dan satu atau lebih IO hub atau hub routing dalam jaringan pada motherboard, yang memungkinkan semua komponen untuk mengakses komponen lain melalui jaringan. Seperti HyperTransport, Arsitektur QuickPath mengasumsikan bahwa prosesor akan terintegrasi controller memori, dan memungkinkan akses memori non-seragam (NUMA) arsitektur.

Setiap QPI terdiri dari dua 20-lane point-to-point data, satu di setiap arah (full duplex), dengan sepasang jam terpisah di setiap arah, dengan total 42 sinyal. Setiap sinyal diferensial pasangan, sehingga jumlah total pin adalah 84. 20 jalur data yang dibagi ke empat "kuadran" dari 5 jalur masing-masing. Unit dasar transfer adalah 80-bit "melayang", yang ditransfer dalam dua siklus jam (empat 20 bit transfer, dua per jam.) 80-bit "melayang" memiliki 8 bit untuk mendeteksi kesalahan, 8 bit untuk "link-layer header, "dan 64 bit untuk data. QPI bandwidth diiklankan dengan menghitung transfer 64 bit (8 byte) data setiap dua siklus jam di setiap arah. [7]

Meskipun implementasi awal menggunakan tunggal Link empat kuadran, spesifikasi QPI memungkinkan implementasi lainnya. Setiap kuadran dapat digunakan secara terpisah. Pada server keandalan tinggi, link QPI dapat beroperasi dalam mode degradasi. Jika satu atau lebih dari 20 + 1 sinyal gagal, antarmuka akan beroperasi menggunakan 10 + 1 atau bahkan 5 + 1 sinyal yang tersisa, bahkan pemindahan jam ke sinyal data jika jam gagal. [7] Pelaksanaan Nehalem awal menggunakan penuh antarmuka empat kuadran untuk mencapai 25,6 GB / s, yang menyediakan persis dua kali lipat bandwidth teoritis dari Intel 1600 MHz FSB yang digunakan dalam chipset X48.

Meskipun beberapa prosesor high-end Core i7 mengekspos QPI, lainnya "mainstream" Nehalem desktop dan prosesor mobile yang ditujukan untuk papan single-socket (misalnya LGA 1156 Core I3, Core i5, dan Core i7 lainnya dari Lynnfield / Clarksfield dan keluarga pengganti) jangan biarkan QPI eksternal, karena prosesor ini tidak dimaksudkan untuk berpartisipasi dalam sistem multi-socket. Namun, QPI digunakan secara internal pada chip ini untuk berkomunikasi dengan "uncore", yang merupakan bagian dari chip yang berisi kontroler memori, CPU-side PCI Express dan GPU, jika ada; uncore mungkin atau mungkin tidak pada die yang sama sebagai inti CPU, misalnya itu adalah pada die terpisah di Clarkdale / Arrandale Westmere berbasis [11] [12] [13] [14]:. p.3 ini pasca-2009 single-socket chip berkomunikasi secara eksternal melalui lambat DMI dan PCI Express interface, karena fungsi Northbridge tradisional sebenarnya terintegrasi ke dalam prosesor ini, dimulai dengan Lynnfield, Clarksfield, Clarkdale dan Arrandale; dengan demikian, tidak perlu menanggung biaya mengekspos (mantan) front-side bus interface melalui soket prosesor. [15] Meskipun pada desktop dan mobile Sandy Bridge link QPI dari inti ke uncore tidak lagi hadir [14] (seperti itu pada Clarkdale dll), interkoneksi cincin internal antara core on-die juga didasarkan pada QPI setidaknya sejauh koherensi cache yang bersangkutan: hal.10.
frekuensi spesifikasi

QPI beroperasi pada tingkat clock 2,4 GHz, 2.93 GHz, 3,2 GHz, 4,0 GHz atau 4,8 GHz (4.0 GHz diperkenalkan dengan Sandy Bridge-E / Platform EP dan 4,8 GHz dengan Haswell-E / Platform EP). Clock rate untuk link tertentu tergantung pada kemampuan komponen di setiap akhir link dan karakteristik sinyal dari jalur sinyal pada papan sirkuit cetak. Prosesor Core i7 9xx non-ekstrim dibatasi untuk frekuensi 2,4 GHz pada referensi saham jam. Transfer bit terjadi pada kedua naik dan tepi jatuh jam, sehingga transfer rate dua kali lipat clock rate.

Intel menggambarkan data throughput (dalam GB / s) dengan menghitung hanya payload data yang 64-bit di setiap 80-bit "melayang". Namun, Intel kemudian menggandakan hasilnya karena mengirim searah dan menerima pasangan tautan dapat aktif bersamaan. Dengan demikian, Intel menjelaskan 20-lane pasangan Link QPI (mengirim dan menerima) dengan jam 3,2 GHz sebagai memiliki data rate sebesar 25,6 GB / s. Tingkat clock 2,4 GHz menghasilkan data rate dari 19,2 GB / s. Secara umum, menurut definisi ini dua-link 20-lane QPI transfer delapan byte per clock cycle, empat di setiap arah.

Tingkat dihitung sebagai berikut:

     3.2 GHz
     × 2 bit / Hz (double data rate)
     × 16 (20) (data bit / lebar tautan QPI)
     × 2 (searah mengirim dan menerima beroperasi secara bersamaan)
     ÷ 8 (bit / byte)
     = 25,6 GB / s

lapisan protokol

QPI ditentukan sebagai arsitektur lima lapisan, dengan terpisah fisik, tautan, routing, transportasi, dan lapisan protokol. [1] Dalam perangkat dimaksudkan hanya untuk point-to-point menggunakan QPI tanpa forwarding, seperti Core i7-9xx dan prosesor Xeon DP, lapisan transport tidak hadir dan lapisan routing minimal.

lapisan fisik
     Lapisan fisik terdiri dari kabel aktual dan pemancar dan penerima diferensial, ditambah logika terendah tingkat yang mentransmisikan dan menerima unit fisik-lapisan. Unit fisik-lapisan adalah 20-bit "Phit." Lapisan fisik mengirimkan 20-bit "Phit" menggunakan jam tepi tunggal pada 20 jalur ketika semua 20 jalur yang tersedia, atau pada 10 atau 5 jalur ketika QPI adalah ulang karena kegagalan. Perhatikan bahwa selain sinyal data, sinyal clock diteruskan dari pemancar ke penerima (yang menyederhanakan pemulihan jam dengan mengorbankan pin tambahan).
lapisan link

Link layer bertanggung jawab untuk mengirim dan menerima 80-bit meloncat. Setiap melayang dikirim ke lapisan fisik empat phits 20-bit. Setiap melayang berisi CRC 8-bit yang dihasilkan oleh pemancar link layer dan payload 72-bit. Jika penerima link layer mendeteksi kesalahan CRC, penerima memberitahukan pemancar melalui melayang pada link kembalinya pasangan dan pemancar mengirim ulang melayang tersebut. Link layer alat kontrol aliran menggunakan skema kredit / debit untuk mencegah buffer receiver dari meluap. Link layer mendukung enam kelas yang berbeda dari pesan untuk memungkinkan lapisan yang lebih tinggi untuk membedakan data yang berpindah dari pesan non-data yang terutama untuk pemeliharaan koherensi cache. Dalam implementasi kompleks arsitektur QuickPath, link layer dapat dikonfigurasi untuk mempertahankan aliran terpisah dan kontrol aliran untuk kelas yang berbeda. Tidak jelas apakah ini diperlukan atau diimplementasikan untuk prosesor tunggal dan dual-prosesor implementasi.
lapisan Routing
     Lapisan Routing mengirimkan unit 72-bit yang terdiri dari header 8-bit dan 64-bit payload. Header berisi tujuan dan jenis pesan. Ketika lapisan routing yang menerima unit, mengkaji tabel routing untuk menentukan apakah unit telah mencapai tujuannya. Jika demikian disampaikan ke lapisan berikutnya yang lebih tinggi. Jika tidak, ia akan dikirim pada outbound QPI yang benar. Pada perangkat dengan hanya satu QPI, lapisan routing minimal. Untuk lebih implementasi yang kompleks, tabel routing routing layer yang lebih kompleks, dan dimodifikasi secara dinamis untuk menghindari gagal QPI link.
transport layer
     Lapisan transport tidak diperlukan dan tidak hadir dalam perangkat yang ditujukan untuk hanya koneksi point-to-point. Ini termasuk Core i7. Lapisan transport mengirim dan menerima data melalui jaringan QPI dari rekan-rekan pada perangkat lain yang mungkin tidak terhubung langsung (yaitu, data mungkin telah disalurkan melalui perangkat intervensi.) Lapisan transport memverifikasi bahwa data selesai, dan jika tidak, itu permintaan pengiriman ulang dari rekan-nya.
lapisan protokol
     Lapisan protokol mengirimkan dan menerima paket atas nama perangkat. Sebuah paket khas adalah baris memory cache. Lapisan protokol juga berpartisipasi dalam pemeliharaan koherensi cache dengan mengirim dan menerima pesan koherensi Cache.

Referensi

     "Sebuah Pengantar Interconnect Intel QuickPath". Intel Corporation. 30 Januari 2009. Diperoleh 14 Juni 2011.
     Laporan DailyTech, diambil 21 Agustus 2007
     Eva Kaca (16 Mei 2007). "Nama Intel CSI mengungkapkan: Lambat, lambat, cepat cepat lambat". The Inquirer. Diperoleh September 13, 2013.
     David Kanter (2011/07/20). "Quick Path Intel Evolved". Realworldtech.com. Diperoleh 2014/01/21.
     Gabriel Torres (25 Agustus 2008). "Semuanya Anda Harus Tahu Tentang QuickPath Interconnect (QPI)". Rahasia Hardware. Diperoleh September 13, 2013.
     Charlie Demerjian (13 Desember 2005). "Intel Intel mendapat celana dalam twist lebih dari Tanglewood". The Inquirer. Diperoleh September 13, 2013.
     David Kanter (28 Agustus 2007). "Sistem Common Interface: Interconnect Masa Depan Intel". Tek Real World. Diperoleh 14 Agustus 2014.
     Eva Kaca (12 Desember 2004). "Intel Whitefield mengambil empat inti IA-32 bentuk". The Inquirer. Diperoleh September 13, 2013.
     David Kanter (5 Mei 2006). "Intel Tukwila Dikonfirmasi untuk menjadi Quad Core". Tek Real World. Diarsipkan dari aslinya pada tanggal 19 Mei 2012. Diperoleh September 13, 2013.
     "Intel Menunjukkan Industri Pertama 32nm Chip dan Next-Generation Nehalem Mikroprosesor Arsitektur". Diarsipkan dari aslinya pada 2008/01/02. Diperoleh 2007/12/31.
     Chris Angelini (2009/09/07). "QPI, Memory Terpadu, PCI Express, dan LGA 1156 - Intel Core i5 dan Core i7: Intel Mainstream Magnum Opus". Tomshardware.com. Diperoleh 2014/01/21.
     Ditampilkan pada 25 Januari 2010 oleh Richard Swinburne (2010/01/25). "Fitur - Intel GMA HD Graphics Kinerja". bit-tech.net. Diperoleh 2014/01/21.
     "Intel Clarkdale 32nm Chip CPU-dan-GPU mengacu (lagi) - CPU - Fitur". HEXUS.net. 2009/09/25. Diperoleh 2014/01/21.
     Oded Lempel (2013/07/28). "2nd Generation Intel Core Processor Family: Intel Core i7, i5 dan i3" (PDF). hotchips.org. Diperoleh 2014/01/21.
     Lily Looi, Stephan Jourdan, Transisi Intel Next Generation microarchitectures (Nehalem dan Westmere) ke Mainstream, Hot Chips 21, 24 Agustus 2009

QuickPath Interconnect (QPI) adalah interkoneksi antar processor yang dikembangkan oleh Intel, mulai digunakan pada platfor untuk processor Nehalem, menggantikan penggunaan Front Side Bus (FSB).

Sebelumnya dikenal dengan sebutan Common System Interface (CSI).

QPI menghubungkan processor dengan chipset dan beragam IO hub lain pada motherboard. QPI dapat memiliki bandwidth mencapai maksimal hingga 32,0GB/s untuk tiap link QPI.

The following two tabs change content below.

Keterangan lebih lanjut klik http://www.tanyapedia.com/apa-itu-qpi/#ixzz3IcNnVser
Follow us: @tanyapedia on Twitter | tanyapedia on Facebook

Protocol layers

QPI is specified as a five-layer architecture, with separate physical, link, routing, transport, and protocol layers.^[1] In devices intended only for point-to-point QPI use with no forwarding, such as the Core i7-9xx and Xeon DP processors, the transport layer is not present and the routing layer is minimal.

Physical layer

The physical layer comprises the actual wiring and the differential transmitters and receivers, plus the lowest-level logic that transmits and receives the physical-layer unit. The physical-layer unit is the 20-bit "phit." The physical layer transmits a 20-bit "phit" using a single clock edge on 20 lanes when all 20 lanes are available, or on 10 or 5 lanes when the QPI is reconfigured due to a failure. Note that in addition to the data signals, a clock signal is forwarded from the transmitter to receiver (which simplifies clock recovery at the expense of additional pins).

Link layer

The link layer is responsible for sending and receiving 80-bit flits. Each flit is sent to the physical layer as four 20-bit phits. Each flit contains an 8-bit CRC generated by the link layer transmitter and a 72-bit payload. If the link layer receiver detects a CRC error, the receiver notifies the transmitter via a flit on the return link of the pair and the transmitter resends the flit. The link layer implements flow control using a credit/debit scheme to prevent the receiver's buffer from overflowing. The link layer supports six different classes of message to permit the higher layers to distinguish data flits from non-data messages primarily for maintenance of cache coherence. In complex implementations of the QuickPath architecture, the link layer can be configured to maintain separate flows and flow control for the different classes. It is not clear if this is needed or implemented for single-processor and dual-processor implementations.

Routing layer

The routing layer sends a 72-bit unit consisting of an 8-bit header and a 64-bit payload. The header contains the destination and the message type. When the routing layer receives a unit, it examines its routing tables to determine if the unit has reached its destination. If so it is delivered to the next-higher layer. If not, it is sent on the correct outbound QPI. On a device with only one QPI, the routing layer is minimal. For more complex implementations, the routing layer's routing tables are more complex, and are modified dynamically to avoid failed QPI links.

Transport layer

The transport layer is not needed and is not present in devices that are intended for only point-to-point connections. This includes the Core i7. The transport layer sends and receives data across the QPI network from its peers on other devices that may not be directly connected (i.e., the data may have been routed through an intervening device.) the transport layer verifies that the data is complete, and if not, it requests retransmission from its peer.

Protocol layer

The protocol layer sends and receives packets on behalf of the device. A typical packet is a memory cache row. The protocol layer also participates in cache coherency maintenance by sending and receiving cache coherency messages.

See also

References

1. "An Introduction to the Intel QuickPath Interconnect". Intel Corporation. January 30, 2009. Retrieved June 14, 2011.

2. DailyTech report, retrieved August 21, 2007

3. Eva Glass (May 16, 2007). "Intel CSI name revealed: Slow, slow, quick quick slow". The Inquirer. Retrieved September 13, 2013.

4. David Kanter (2011-07-20). "Intel's Quick Path Evolved". Realworldtech.com. Retrieved 2014-01-21.

5. Gabriel Torres (August 25, 2008). "Everything You Need to Know About The QuickPath Interconnect (QPI)". Hardware Secrets. Retrieved September 13, 2013.

6. Charlie Demerjian (December 13, 2005). "Intel Intel gets knickers in a twist over Tanglewood". The Inquirer. Retrieved September 13, 2013.

7. David Kanter (August 28, 2007). "The Common System Interface: Intel's Future Interconnect". Real World Tech. Retrieved August 14, 2014.

8. Eva Glass (December 12, 2004). "Intel's Whitefield takes four core IA-32 shape". The Inquirer. Retrieved September 13, 2013.

9. David Kanter (May 5, 2006). "Intel’s Tukwila Confirmed to be Quad Core". Real World Tech. Archived from the original on May 19, 2012. Retrieved September 13, 2013.

10. "Intel Demonstrates Industry's First 32nm Chip and Next-Generation Nehalem Microprocessor Architecture". Archived from the original on 2008-01-02. Retrieved 2007-12-31.

11. Chris Angelini (2009-09-07). "QPI, Integrated Memory, PCI Express, And LGA 1156 - Intel Core i5 And Core i7: Intel’s Mainstream Magnum Opus". Tomshardware.com. Retrieved 2014-01-21.

12. Published on 25th January 2010 by Richard Swinburne (2010-01-25). "Feature - Intel GMA HD Graphics Performance". bit-tech.net. Retrieved 2014-01-21.

13. "Intel Clarkdale 32nm CPU-and-GPU chip benchmarked (again) - CPU - Feature". HEXUS.net. 2009-09-25. Retrieved 2014-01-21.

14. Oded Lempel (2013-07-28). "2nd Generation Intel Core Processor Family: Intel Core i7, i5 and i3" (PDF). hotchips.org. Retrieved 2014-01-21.

15. Lily Looi, Stephan Jourdan, Transitioning the Intel® Next Generation Microarchitectures (Nehalem and Westmere) into the Mainstream, Hot Chips 21, August 24, 20

PENGERTIAN SOCKET DAN PEMROGRAMMAN SOCKET / SOCKET PROGRAMMING

1. Pengertian Socket

Socket adalah sebuah Class yang disediakan oleh beberapa bahasa pemrograman. Dengan socket, sebuah aplikasi di suatu komputer dapat Tentu saja aplikasi di komputer yang dihubungi menerima koneksi juga

menggunakan socket. Dengan kata lain socket adalah suatu Class yang digunakan oleh aplikasi untuk saling berhubungan. berikut ini menunjukkan bagaimana suatu aplikasi berhubungan dengan aplikasi lainnya.

Paradigma pada aplikasi jaringan berlaku model client-server. Aplikasi yang menginisialisasi koneksi, disebut aplikasi client. Sedangkan aplikasi yang menerima inisialisasi disebut sebagai aplikasi server.

Oleh karena itu, jika kita membangun suatu aplikasi jaringan yang lengkap, maka kita harus membuat aplikasi client maupun aplikasi server.

Lebih lanjut mengenai socket, ada dua jenis socket yang bisa digunakan untuk membangun aplikasi, yakni TCP Socket dan UDP Socket. Perbedaan utamanya adalah, di model TCP digunakan konsep connection oriented dan reliable data transfer, sedangkan di model UDP digunakan konsep connectionless oriented dan unreliable data transfer. Sebuah aplikasi dapat menggunakan salah satu dari jenis Socket tersebut disesuaikan dengan peruntukan aplikasi tersebut. Aplikasi berbasis TCP biasanya adalah aplikasi yang membutuhkan ketepatan data hingga 100% tapi tidak memperdulikan

lama pengiriman, sedangkan aplikasi berbasis UDP biasanya adalah aplikasi yang tidak terlalu mempedulikan ketepatan data tapi sangat peduli dengan delay pengiriman. Contoh aplikasi TCP adalah web browser, sedangkan UDP adalah Video Converence.

Untuk membangun aplikasi hal pertama yang perlu dilakukan adalah menganalisa jenis aplikasi kita, kebutuhan bandwidth, kebutuhan ketersampaian data dan sensitifitas terhadap delay. Berdasarkan hal ini kita bisa menentukan protokol apa yang kita gunakan, entah TCP atau UDP.

2. Pemrograman Socket Menggunakan TCP

Cara kerja aplikasi yang menggunakan TCP dapat digambarkan oleh di bawah ini :

Detail dari proses tersebut adalah :

1. Untuk bisa melakukan koneksi client server, program server harus berjalan terlebih dahulu

2. Di sisi server disediakan sebuah socket, yang disebut welcoming socket yang fungsinya untuk mendeteksi adanya permintaan koneksi dari sisi client.

3. Di sisi client terdapat client socket. Jika ingin menghubungi server, maka melalui client socket-nya, client membuat inisialisai koneksi ke welcoming socket milik server, dengan mode three-way handshake.

4. Setelah welcoming socket menerima inisialisasi koneksi dari client socket, aplikasi server akan membuat connection socket di sisi server. Dengan connection socket ini, client socket dan connection socket berinteraksi satu sama lain untuk mengirim dan menerima data.

6. Client membaca data yang dikirim oleh server dari client socket-nya. Kemudian menampilkan data tersebut di monitor.

3. Pemrograman Socket Menggunakan UDP

Contoh aplikasi untuk UDP socket berikut ini menggunakan kasus yang sama dengan kasus yang digunakan oleh TCP socket, yaitu :

1. Client membaca inputan dari keyboard, kemudian mengirimkan hasilnya ke server melalui socket-nya.

2. Server membaca data yang dikirim oleh client di connection socket

3. Server mengubah data menjadi huruf besar

4. Server mengirimkan data yang telah diubah menuju client melalui socket-nya.

5. Client membaca data yang dikirim oleh server dari client socket-nya. Kemudian menampilkan data tersebut di monitor

Perbedaan utama antara aplikasi berbasis TCP dengan aplikasi berbasis UDP adalah di aplikasi UDP tidak ada welcoming socket. Pada UDP tidak ada socket khusus untuk permintaan inisialisai koneksi. Setiap data yang datang ditangani lansung oleh server socket.

SSSE3

From Wikipedia, the free encyclopedia

Not to be confused with SSE3.

This article does not cite any references or sources. Please help improve this article by adding citations to reliable sources. Unsourced material may be challenged and removed. (August 2012)

Supplemental Streaming SIMD Extensions 3 (SSSE3 or SSE3S) is a SIMD instruction set created by Intel and is the fourth iteration of the SSE technology.

Contents

History

SSSE3 was first introduced with Intel processors based on the Core microarchitecture on 26 June 2006 with the "Woodcrest" Xeons.

SSSE3 has been referred to by the codenames Tejas New Instructions (TNI) or Merom New Instructions (MNI) for the first processor designs intended to support it.

Functionality

SSSE3 contains 16 new discrete instructions.

Each instruction can act on 64-bit MMX or 128-bit XMM registers. Therefore, Intel's materials refer to 32 new instructions.

According to Intel:

SSSE3 provide 32 instructions (represented by 14 mnemonics) to accelerate computations on packed integers. These include:

Twelve instructions that perform horizontal addition or subtraction operations.
Six instructions that evaluate absolute values.
Two instructions that perform multiply and add operations and speed up the evaluation of dot products.
Two instructions that accelerate packed-integer multiply operations and produce integer values with scaling.
Two instructions that perform a byte-wise, in-place shuffle according to the second shuffle control operand.
Six instructions that negate packed integers in the destination operand if the signs of the corresponding element in the source operand is less than zero.
Two instructions that align data from the composite of two operands.

CPUs with SSSE3

AMD:

Intel:

VIA:

Nano

New Instructions

In the table below, satsw(X) (read as 'saturate to signed word') takes a signed integer X, and converts it to −32768 if it's less than −32768, to +32767 if it's greater than 32767, and leaves it unchanged otherwise. As normal for the Intel architecture, bytes are 8 bits, words 16 bits, and dwords 32 bits; 'register' refers to an MMX or XMM vector register.

PSIGNB, PSIGNW, PSIGND	Packed Sign	Negate the elements of a register of bytes, words or dwords if the sign of the corresponding elements of another register is negative.
PABSB, PABSW, PABSD	Packed Absolute Value	Fill the elements of a register of bytes, words or dwords with the absolute values of the elements of another register
PALIGNR	Packed Align Right	take two registers, concatenate their values, and pull out a register-length section from an offset given by an immediate value encoded in the instruction.
PSHUFB	Packed Shuffle Bytes	takes registers of bytes A = [a₀ a₁ a₂ ...] and B = [b₀ b₁ b₂ ...] and replaces A with [a_b0 a_b1 a_b2 ...]; except that it replaces the ith entry with 0 if the top bit of b_i is set.
PMULHRSW	Packed Multiply High with Round and Scale	treat the sixteen-bit words in registers A and B as signed 15-bit fixed-point numbers between −1 and 1 (e.g. 0x4000 is treated as 0.5 and 0xa000 as −0.75), and multiply them together with correct rounding.
PMADDUBSW	Multiply and Add Packed Signed and Unsigned Bytes	Take the bytes in registers A and B, multiply them together, add pairs, signed-saturate and store. I.e. [a0 a1 a2 …] pmaddubsw [b0 b1 b2 …] = [satsw(a0b0+a1b1) satsw(a2b2+a3b3) …]
PHSUBW, PHSUBD	Packed Horizontal Subtract (Words or Doublewords)	takes registers A = [a0 a1 a2 …] and B = [b0 b1 b2 …] and outputs [a0−a1 a2−a3 … b0−b1 b2−b3 …]
PHSUBSW	Packed Horizontal Subtract and Saturate Words	like PHSUBW, but outputs [satsw(a0−a1) satsw(a2−a3) … satsw(b0−b1) satsw(b2−b3) …]
PHADDW, PHADDD	Packed Horizontal Add (Words or Doublewords)	takes registers A = [a0 a1 a2 …] and B = [b0 b1 b2 …] and outputs [a0+a1 a2+a3 … b0+b1 b2+b3 …]
PHADDSW	Packed Horizontal Add and Saturate Words	like PHADDW, but outputs [satsw(a0+a1) satsw(a2+a3) … satsw(b0+b1) satsw(b2+b3) …]

See also

References

External links

Core 2 Mobile specifications

[hide] v t e Multimedia extensions

RISC	PA-RISC Multimedia Acceleration eXtensions (MAX) SPARC Visual Instruction Set (VIS) MIPS MDMX MIPS-3D Alpha Motion Video Instructions (MVI) Power Architecture AltiVec ARM NEON

x86 (current)	MMX (1996) 3DNow! (1998) Streaming SIMD Extensions (SSE) (1999) SSE2 (2001) SSE3 (2004) Supplemental SSE3 (SSSE3) (2006) SSE4 (2006) SSE5 ~~(2007)~~ Advanced Encryption Standard (AES) (2008) Advanced Vector Extensions (AVX) (2008) F16C (2009 (AMD), 2011 (Intel)) XOP (2009) FMA instructions (FMA4: 2011, FMA3: 2012 (AMD), 2013 (Intel)) Bit manipulation instructions (ABM: 2007, BMI1: 2012, BMI2: 2013, TBM: 2012)

x86 (planned)	AVX-512 (2015)

x86 : Instructions (Year Introduced); Italics = AMD exclusive; ~~Year~~ = Superseded

Categories:

TEKNOLOGI IDA PADA MIKROPROSESOR

A. Intel Dynamic Acceleration (IDA).
Teknologi ini dibuat untuk meningkatkan kinerja aplikasi-aplikasi single thread, apabila aplikasi-aplikasi tersebut belum mampu memanfaatkan fitur dual core dari prosesor Core 2 Duo. Dengan teknologi ini, aplikasi-aplikasi single thread dapat bekerja lebih cepat.
Jika aplikasi single thread dijalankan, prosesor akan menggunakan dan meng-overclock salah satu core. Pada sisi lain, jika kedua core dalam kondisi aktif (terpakai), prosesor akan mengatur agar thermal (panas) kedua core sama.

B.        Intel teknologi Percepatan Dinamis (IDA) adalah fitur yang meningkatkan kinerja CPU saat CPU menjalankan aplikasi single thread. Hal ini dicapai dengan meningkatnya frekuensi sementara satu inti CPU ketika core CPU lain idle, yaitu ketika kedua inti CPU di Deep Sleep atau kondisi daya rendah. Berapa banyak frekuensi meningkat tergantung pada Front side bus speed dari CPU:

     533 MHz FSB - sebesar 133 MHz
     800 MHz FSB - 200 MHz
     1066 MHz FSB - oleh 133 atau 266 MHz

Fitur ini diperkenalkan pada Intel Core 2 Duo Ponsel mikroprosesor keluarga dan hanya berlaku untuk CPU dual-core. Prosesor quad-core menggabungkan Ganda Dinamis fitur Percepatan, yang bekerja sama dengan IDA. Baru mikroprosesor Intel berbasis Nehalem inti memanfaatkan versi perbaikan dari IDA disebut Turbo Boost Technology.

C. Intel Percepatan Dinamis (IDA) dari Core 2 Duo CPU dirancang sedemikian rupa sehingga CPU akan menggunakan multiplier yang lebih tinggi (speed cepat) tetapi Intel dirancang fitur ini sehingga hanya satu inti pada suatu waktu bisa mendapatkan keuntungan dari turbo boost ini. Inti kedua harus dalam keadaan sleep C3 / C6 untuk bekerja. Begitu inti kedua bangun untuk memproses beberapa tugas latar belakang; multiplier maksimum akan turun kembali ke multiplier default. Ketika inti kedua adalah selesai dan kembali tidur, inti pertama bisa kembali ke kecepatan yang lebih tinggi dengan beralih ke multiplier IDA.

Modus IDA tersedia di sebagian besar T7000, T8000, P8000 dan seri T9000 Core 2 Duo CPU ponsel.

D. Intel Dynamic Acceleration (IDA) kadang-kadang disebut Dynamic Percepatan Teknologi (DAT) adalah teknologi yang diciptakan oleh Intel Corp di tertentu Intel mikroprosesor multi-core. Hal ini meningkatkan laju jam dari satu inti untuk setiap dua core di atas frekuensi operasi basis jika core lainnya menganggur. Hal ini dirancang untuk program threaded tunggal untuk berjalan lebih cepat pada multi-core Intel mikroprosesor. Intel kemudian merilis versi IDA disebut ditingkatkan Percepatan Dinamis Teknologi (eDAT) untuk prosesor quad core-nya yang meningkatkan kinerja 2 core ketika hanya 2 core sedang digunakan.

E. Intel Percepatan Dinamis (IDA) dari Core 2 Duo CPU dirancang sedemikian rupa sehingga CPU akan menggunakan multiplier yang lebih tinggi (speed cepat) tetapi Intel dirancang fitur ini sehingga hanya satu inti pada suatu waktu bisa mendapatkan keuntungan dari turbo boost ini. Inti kedua harus dalam keadaan sleep C3 / C6 untuk bekerja. Begitu inti kedua bangun untuk memproses beberapa tugas latar belakang; multiplier maksimum akan turun kembali ke multiplier default. Ketika inti kedua adalah selesai dan kembali tidur, inti pertama bisa kembali ke kecepatan yang lebih tinggi dengan beralih ke multiplier IDA.

Modus IDA tersedia di sebagian besar T7000, T8000, P8000 dan seri T9000 Core 2 Duo CPU ponsel.

Ada akhirnya cara mudah untuk mengaktifkan modus IDA pada kedua core pada saat yang sama sehingga tidak berputar dan berhenti seperti Intel dimaksudkan. Ketika pengujian pada T8100, ini mengakibatkan peningkatan kinerja 9% ketika menjalankan benchmark wPrime multi-threaded.

Sayangnya, tidak semua laptop mampu mengaktifkan mode Dual IDA. Anda harus mampu untuk mengaktifkan SpeedStep (EIST) bit dari dalam Windows. Pada D830 Dell saya diuji, ada pilihan di bios sehingga Anda dapat menonaktifkan SpeedStep / EIST tetapi banyak produsen mengunci bit EIST dan tidak memberikan pilihan untuk membukanya. Jika Anda tidak memiliki opsi bios ini dan ThrottleStop menunjukkan bahwa bit EIST berwarna abu-abu, itu berarti terkunci dan Anda tidak akan dapat menggunakan trik ini.

F. Prosesor mendukung modus Intel Percepatan Dinamis Technology. Intel
Fitur dinamis Percepatan Teknologi memungkinkan satu inti dari prosesor untuk beroperasi pada
titik frekuensi yang lebih tinggi ketika core yang lain sedang tidak aktif dan sistem operasi
permintaan peningkatan kinerja. Frekuensi yang lebih tinggi ini disebut oportunistik
frekuensi dan nilai maksimum frekuensi operasi adalah frekuensi terjamin.
Prosesor ini mencakup mekanisme hysteresis yang meningkatkan keseluruhan Intel Dinamis
Percepatan kinerja Teknologi dengan mengurangi transisi yang tidak perlu dari
core masuk dan keluar dari modus Intel Percepatan Dinamis Technology. Biasanya,
prosesor akan keluar Intel Dynamic Acceleration Technology secepat dua core yang
aktif. Hal ini dapat menjadi masalah jika inti menganggur sering terbangun untuk pendek
periode (yaitu, timer tinggi tarif tick). Mekanisme hysteresis memungkinkan dua core menjadi
aktif untuk waktu yang terbatas sebelum transisi dari Intel Dynamic Acceleration
Modus teknologi.
Intel modus Percepatan Dinamis Teknologi memungkinkan membutuhkan:
• Exposure, melalui BIOS, dari frekuensi oportunistik sebagai ACPI P negara tertinggi
• Peningkatan Manajemen Termal Multi-Threaded (EMTTM)
• Modus Intel Dynamic Percepatan Teknologi dan konfigurasi EMTTM MSR melalui BIOS

UMP TECHNOLOGY

Link UMP A100 dan A110 CPU dengan 945GU dan ICH7U north dan south bridge. Sebagai nama menyarankan, mereka berasal dari produk chipset Intel yang ada. A100 dan A110 diyakini 'Dothan' Pentium M chip dengan 512KB L2 cache dan dukungan untuk 400MHz frontside bus kecepatan, dan menggabungkan kondisi tidur yang akan menjadi fitur mendatang 'Santa Rosa' mobile Core 2 Duo revisi.

Tapi tidak ada penurunan output panas prosesor dibandingkan dengan CPU UMPC saat ini, sehingga diharapkan perangkat berbasis UMP untuk memiliki pendinginan aktif di papan.

The 945GU mendukung panel LCD dan dapat host port TV. Memiliki jalur PCI Express untuk GPU diskrit, dan dapat menangani hingga 1GB 400MHz DDR 2 memori. Jembatan selatan memiliki paralel ATA 100 saluran tunggal, HD Audio dan dapat menjadi tuan rumah tiga perangkat PCI.

CPU - nama kode 'Stealy' - mungkin prosesor laptop tweak, tapi penggantinya, 'Silverthorne', sedang "dirancang dari bawah ke atas ... khusus untuk sistem ultra-mobile", kepala ultra-mobilitas Intel, Anand Chandrasekher , kata. Silverthorne adalah sebuah chip 45nm, desain prosesor keenam Intel pada ukuran tersebut.

INTEL VIRTUALIZATION TECHNOLOGY

Salah satu firur teknologi yang di aplikasikan pada mikroprosesor golongan x86 adalah virtualization .dalam komputasi, x86 adalah fasilitas yang disediakan agar beberapa sistem operasi dapat berjalan (beroperasi) bersamaan sezara simultan pada computer x86, dan dapat berlangsung secara evisien dengan cara yang aman.intel juga menggunakan teknologi ini untuk di aplikasikan pada mikroprosesor buatannya.

Teknologi virtualisasi buatan intel untuk platfrom mikroposesor golongan x86 ini disebut dengan nama intel virtualization technology for x86 dan di angkat menjadi intel vt-x.IVT ini merupakan satu set perangjat keras tambahan yang menjadi platform intel untuk server dank lien yang dapat mengingkatkan solusi virtualisasi. Di dalamnya termasuk EPT (Extended Page Table), yaitu sebuah teknologi untuk virtualisasi tabel halaman (page-table virtualization) yang terdapat di arsitektur Nehalem.

SMK INDUSTRI AL KAAFFAH TKJ

Pages

kumpulan teknologi prosesor

0 Responses so far.

Posting Komentar

Blog Archive

About Me

Followers